EUROPEAN PATENT OFFICE

Patent Abstracts of Japan

PUBLICATION NUMBER

60050960

PUBLICATION DATE

22-03-85

APPLICATION DATE

30-08-83

APPLICATION NUMBER

58158700

APPLICANT:

TOSHIBA CORP:

INVENTOR:


KAWABUCHI KATSUHIRO;

INT.CL.

H01L 29/78

TITLE

SEMICONDUCTOR DEVICE



ABSTRACT :

PURPOSE: To improve the withstand voltage and to reduce the injection of hot carrier by providing reverse conductive type layers to source and drain on the surface layer of a channel forming region, and providing the same conductive type layer as an impurity density lower than source and drain between the layer and a substrate.

CONSTITUTION: n⁺ Type source and drain 32a, 32b, and a gate electrode 34 are respectively formed on a p type Si substrate 31 and a gate oxidized film 33. Further, a p type layer 36 is provided on a channel region, and an n type layer 35 is formed between a layer 36 and a substrate 31. In this construction, even if a gate voltage is raised, an n type channel is not generated at the layer 36, the channel is sealed by the layer 35 irrespective of the magnitude of a gate voltage, and operated in a buried channel type in the all range of the gate voltage. Accordingly, the withstand voltage can be improved, the injection of hot carrier can be reduced, and the mobility of the hot carrier can be increased, and these effects are very effective for microminiaturization of a semiconductor device.

COPYRIGHT: (C)1985,JPO&Japio

⑩ 日本国特許庁(JP)

⑪特許出願公開

⑩ 公 開 特 許 公 報 (A) 昭60-50960

@Int.Cl.⁴

識別記号

庁内整理番号

❸公開 昭和60年(1985)3月22日

H 01 L 29/78

7377-5F

審査請求 未請求 発明の数 2 (全4頁)

ᡚ発明の名称 半導体装置

②特 願 昭58-158700

愛出 願 昭58(1983)8月30日

⑫発 明 者 川 渕

勝弘

川崎市幸区小向東芝町1番地 東京芝浦電気株式会社総合

研究所内

⑩出願人 株式会社東芝

川崎市幸区堀川町72番地

⑩代 理 人 弁理士 鈴江 武彦 外2名

明和鹽

1. 発明の名称

半導体装置

2. 特許請求の範囲

(1) 第1 導電型の半導体基板上に第2 導電型のソース・ドレインを持ち、ソース・ドレイン間のチャネル形成領域上にゲート 絶縁膜を介してゲート電極を持つMOS型半導体装置において、前記チャネル形成領域の表面部に第1 襟電型の第1半導体層を形成し、かつその下部に第2 導電型の第2 半導体層を形成してなることを特徴とする半導体装置。

(2) 前記第1導電型はN型、前記第2導電型は P型であり、前記第1半導体層は不純物としてと 素をドーピングされたものであることを特徴とす る特許請求の範囲第1項記載の半導体装置。

(3) 第1 準電型の半導体基板上に第2 準電型の ソース・ドレインを持ち、ソース・ドレイン間の チャネル形成領域上にゲート絶縁腺を介してゲー ト電極を持つMOS型半導体装置において、前記 チャネル形成領域の表面部に第1 準電型の第1 半導体層を形成すると共に、その下部に第2 導電型の第2 半導体層を形成し、かつこの第2 半導体層の下部に前記基板より不純物源度の高い第1 導電型の第3 半導体層を形成してなることを特徴とする半導体装置。

(4) 前記第1導電型はN型、前記第2導電型は P型であり、前記第1半導体圏は不転物としてヒ 素をドーピングされたものであることを特徴とす る特許請求の範囲第3項記載の半導体装置。

3. 発明の詳和な説明

〔発明の技術分野〕

本発明は、埋込みチャネル構造を有するMO S型半導体装置の改良に関する。

(発明の技術的背景とその問題点)

近年、集積回路の集積度の増大と共に素子の做細化が1[μπ]]程度まで進行している。第1四はMOS型半導体集積回路に用いられるMOSトランジスタの素子構造を示す断面図である。P型基板11の表面層にN⁺型のソース・ドレイン

12 a . 1 2 b が形成され、火力領域というにはなきれ、火力領域というでは、ストには成がチャートでは、ストには成が形態である。このトララでは、ネートでは、ステーで

このような素子の飲細化に係わる問題点を解決する素子として、最近埋込みチャネル構造型のMOSトランジスタが提案された。例えば、文献(1 E E E Transaction on Electron Devices, vol. E D - 27, No8. August 1514~1520頁、1917年)。第2図はこの埋込みチャネル構

着型のMOSトランジスタの素子構造を示す断面 図である。P型基板21の表面簡にソース・ドレ イン22a,22bが形成され、ソース・ドレィ ン22a,22b間のチャネル形成領域上にはゲ ート絶縁膜23を介してゲート電極24が形成さ れている。ここまでは第1図の構成と同様であり、 新たに上記チャネル形成領域にソース・ドレィン 22a, 22bの不純物濃度に比して十分低い濃 度のN型半導体層25が形成されている。この概 造では、ON状態で電流の流路となるチャネルは チャネル形成領域の表面ではなく、N型半導体層 25内に形成される。このようにチャネルが表面 より下層に形成されると、耐圧特性が向上し、ま たホットキャリアの往入が起り難くなる。さらに、 キャリアが表面散乱の影響を受け難くなる。以上 のように埋込みチャネル型のMOSトランジスタ は微細化にうってつけの構造であることが分る。

しかしながら、この種の装置にあっては次のような問題があった。すなわち、上述の論文で解析されているように、確かにしきい値電圧付近の

ゲート電圧では埋込みチャネル型であるが、ゲート電圧が高くなり電源電圧に近付くにつれて表面 チャネル型に移行し、上記の埋込みチャネル型の 利点が消滅してしまう。

(発明の目的)

本発明の目的は、ゲート電圧の高圧化に起因する埋込みチャネル型MOSトランジスタの表面チャネル型への移行を防止し、ゲート電圧の全範囲で埋込みチャネル型で動作させることができ、耐圧の向上、ホットキャリアの注入の低減及びモビリティの増加を維持し得る半導体装置を提供することにある。

(発明の概要)

本発明の骨子は、チャネル形成領域の表面層に ソース・ドレインと逆導電型の半導体層を形成すると共に、この半導体層と基板との間にソース・ ドレインと同導電型でソース・ドレインよりも不 純物濃度の低い半導体層を形成し、埋込みチャネ ル型から表面チャネル型への移行を防止すること にある。 前記第 2 図に示した埋込みチャネル型の動物 合、 を詳しく検討すると、まずゲート電圧が0 の場合、 N型領域2 5 はゲート電極2 4 との仕事例数差の ため空乏化する。ゲート電圧をしきい傾電圧がの焼きで 増加させると、N型領域2 5 と基板2 1 との境 まずり近にN型のチャネルが発生し電流が流る。に サート電圧を上げていくと、N型領域2 5 の上層 サート電圧を上げていくと、N型領域2 5 の上層 がもN型化しついには表面のN型化がN型領域中 で最も激しくなり、チャネルが表面に移行する。

このようなチャネルの表面への移行を防止するものとして本発明者等が鋭意研究を集ねた結果、N型領域25の表面層を予めP型化しておけばよいことが分った。また、パンチスルー防止のため、N型領域に接する基板のP型領域を部分的に不純物濃度を高くする構造が特に微和化に適していることも判明した。

本発明はこのような点に着目し、第 1 専電型の半導体基板上に第 2 導電型のソース・ドレインを持ち、ソース・ドレイン間のチャネル形成領域

上にゲート 絶縁膜を介してゲート 電極を持つ M O S 型半導体装置において、前記チャネル形成領域の表面部に第1導電型の第1半導体層を形成し、かつその下部に第2導電型の第2半導体層を形成するようにしたものである。

また本発明は、上記構造のMOS型半導体装置において、前記チャネル形成領域の表面部に第1導電型の第1半導体層を形成すると共に、その下部に第2導電型の第2半導体層を形成し、かつこの第2半導体層の下部に前記盤板より不純物濃度の高い第1導電型の第3半導体層を形成するようにしたものである。

(発明の効果)

本発明によれば、ゲート電圧の大小に拘らず常に埋込みチャネル型で動作させることができ、 埋込みチャネル型の利点である耐圧の向上ホット キャリアの往入の低級及びモビリティの増加を稚 持することができる。このため、MOS型半導体 装置の数和化に極めて有効である。

第3図は木発明の一実施例に係わるMOSト

このような構造であれば、ゲート電圧を高く してもP型半導体層36にはN型のチャネルは発生しないので、ゲート電圧の大小に拘らずチャネ ルはN型半導体層35内に封じ込められる。従っ て、ゲート電圧の全範囲で埋込みチャネル型で動

ランジスタの素子構造を示す断面図である。図中

3 1 はP型シリコン基板であり、この基板3 1 の

表面層にはソース・ドレイン32a.32bが形

成され、ソース・ドレイン32a.32b間のチ

ャネル形成領域上にはゲート電極33を介してゲ

ート電極34が形成されている。ここまでの構成

は従来と同様であり、本実施例では新たにチャネ

ル形成領域にN型半導体層(第1の半導体層)3

5 及び P 型 半 導 体 層 (第 2 の 半 導 体 層) 3 6 が 形

成されている。すなわち、ソース・ドレイン32 a,32b間のチャネル形成領域の表面にはP型

半導体層36が形成され、この層36と基板31との間にはソース・ドレインの不純物濃度より低

い不純物濃度のN型半導体層35が形成されてい

作させることができる。このため、前述した耐圧 向上、ホットキャリア注入の低減及びモビリティ の増加等の効果が得られる。

第4図(a)~(d)は他の実施例に係わる MOSトランジスタ製造工程を示す断面図である。 まず、第4図(a)に示す如く比抵抗5 [Ωcm] のN型(100)シリコン基板41に周知の技術 を用いて素子分離用絶禄膜47を形成する。続い て、熟酸化技術を用いて厚さ300 [太] のゲー ト酸化膜43を形成する。次いで、イオン往入技 術を用い、加速電圧100 [K V] で基板41の 表面にヒ素をイオン注入し、第4図(b)に示す 如くN型半導体層(第1の半導体層)46を形成 する。ここで不純物としてヒ素を用いた理由は、 ヒ素の急酸なプロファイルによってチャネルの表 面チャネル化を完全に抑えることにある。続いて、 加速電圧60[KV]でポロンをイオン注入し、 ソース・ドレインよりも不純物濃度の低いP型半 導体層(第2の半導体層)45を形成する。その 後、加速電圧250[KV]でリンをイオン注入

かくして形成されたMOSトランジスタにおいて、ゲート電圧をO[V]から電源電圧の5 [V]まで変化させてもチャネルを埋込み型に保持することができ、前記第2図のトランジスタに比べて耐圧、ホットキャリアの注入及びモビリティについても好結果を得ることができた。つまり、先に説明した実施例と同様な効果が得られる。また、本実施例ではN 型半導体層48を設けているので、パンチスルー防止にも効果がある。

特開昭60-50960(4)

なお、木発明は上述した各実施例に限定されるものではない。例えば、前記第1乃至第3の半導体暦の膜厚や不純物濃度等の条件は、仕様に応じて適宜定めればよい。また、本発明での「MOS」構造は、ゲート絶縁膜として酸化膜意外の絶縁膜を用いた場合も含むことは勿論のことである。

第 1 図及 び 第 2 図 は そ れ ぞ れ 従 来 例 を 説 明 す す た め の も の で 第 1 図 は 表 面 チャネル 型 M 〇 S トラン ジ ス タ の 素 子 構 造 を 示 す 断 面 図 、 第 3 図 は 本 発 明 の ー 実 施 例 に 係 さ る 理 込 み チャネ ル 型 の M 〇 S ト ラン ジ ス タ の 素 子 構 造 を 示 す 断 面 図 、 第 4 図 (a) ~ (d) は 他 の 実 施 例 を 説 明 す る た め の 工 程 断 面 図 で あ る。

3 1 … P型シリコン基板、3 2 a . 3 2 b … N 型ソース・ドレイン、3 3 . 4 3 … ゲート酸化膜、3 4 . 4 4 … ゲート電板、3 5 … N型半導体層(第 2 の半導体層)、3 6 … P型半導体層(第 1 の半導体層)、4 1 … N型シリコン基板、 4 2 a . 4 2 b … P 型ソース・ドレイン、 4 5 … P 型半導体層 (第 2 の半導休殿)、 4 6 … N 型半導体層 (第 1 の半導体層)、 4 7 … 素子分解用絶縁膜、 4 8 … N 型半導体層 (第 3 の半導体層)

出願人代理人 弁理士 鈴江武彦

